rlc串联谐振电路实验

从上面可以了解到不同的电容有不同的应用场合，并不是价格越高越好。

可以看到50V耐压的Y5V瓷片电容在应用在30V时，容量只有标称值的30%。陶瓷电容有一个很大的缺点，就是易碎。所以需要避免磕碰，尽量远离电路板易发生形变的地方。

ESL：电容等效串联电感。电容的管脚是存在电感的。在低频应用时感抗较小，所以可以不考虑。当频率较高时，就要考虑这个电感了。举个例子，一个0805封装的0.1uF贴片电容，每管脚电感1.2nH，那么ESL是2.4nH，可以算一下C和ESL的谐振频率为10MHz左右，当频率高于10MHz，则电容体现为电感特性。

明显地，输入电压范围越宽，则工作频率范围也会相应地变的更宽，因此，很难对电路进行优化设计。这也是目前所有的谐振拓扑结构中普遍存在的缺点。

rlc串联谐振曲线

谐振电路的研究

倘若这些参数通过等效APR模型阐述得到，以上所作的分析可以直接应用在现实世界中的变压器。反之亦然（viceversa），基于FHA分析得到的设计流程将提供APR模型的参数；因此，必须增加步骤决定物理模型中的那些参数。

lc谐振电路

因此我们可以得到整个工作区间内，半桥POWERMOSFETZVS的充分条件（sufficientcondition）的相位判定

限制最小工作频率（M=Mx与Q=Qmax的交点横坐标）并不能阻止转换器进入容性工作区域。事实上，当工作频率到达最小值时，如果负载继续增加，则会导致工作点沿着垂直线分f＝fmin移动，最后穿过分界线。

其中，I表示电容正常充放电时的电流，此时损耗的功率以ESR为主，IP表示泄露电流，此时损耗的功率以RP为主，这两个损耗总功率（即损耗的有功功率）将电能转换为热能，从而使电容器的内部温度升高，继而影响电容器的工作稳定性与寿命，因此消耗功率大的电容不适于高频应用。

当然，电容相关的参数还有很多，不过，设计中最重要的还是C和ESR。

为了达到ZVS,在两个MOSFET轮换开通之间存在死区时间TD。由于工作在感性区域，因此输入电流滞后于输入电压，当半周期结束时，谐振腔的电流Irt仍然在流入，这个电流可以消耗储存在Czvs上的电荷，从而使节点N的电压降为零，所以在另一个开关开启时为零电压开通。

电容器在厂家批量制造的时候，不可能每一个电容值都是精确相等的，而是有一个容量偏差范围，我们称其为容值偏差（CapacitanceTolerance），通常用百分比来表示，也有用字母代号来表示，下表是常用的容值偏差：

其中Rout为负载阻抗，该阻抗折算到变压器原边的反射阻抗Rac为